Modellierung und Simulation dynamisch rekonfigurierbarer Architekturen am Beispiel eines laufzeitadaptiven Netzwerk-Coprozessors

Wachsende Anforderungen hinsichtlich Flexibilitat und Leistung an Netzwerkkomponenten werden zunehmend durch spezialisierte Hard- und Softwarelosungen abgedeckt. Eine zur Realisierung dedizierter System-on-Chip immer haufiger eingesetzte Technologie sind Field Programmable Gate Arrays (FPGA). Diese ermoglichen sogar die partielle Anpassung von Schaltungsteilen zur Laufzeit und bieten damit gute Moglichkeiten zum Einsatz von Losungen aus dem Organic Computing. In dieser Arbeit werden eine Moglichkeit zur Modellierung durch Aufteilen des Systems in Kacheln und deren Simulation auf Basis von SystemC vorgestellt. Die Methodik wird zum einen durch bestehende Erkenntnisse zu dynamisch strukturierten diskreten ereignisgesteuerten Systemen belegt und zum anderen am Beispiel eines dynamisch rekonfigurierbaren Netzwerk-Coprozessors vorgefuhrt. Dessen dynamisch rekonfigurierbare Architektur sowie sein Kontrollsystem werden detailliert dargestellt und durch das Verfahren einer Leistungsbewertung unterzogen.