Detection and adaptive prioritization of semi-static data streams and traffic patterns in Network-on-Chips

Aim of this project is the design and implementation of a traffic adaptive network-on-chip for communication latency reduction in complex manycore systems. Temporally constant communication patterns between functional units should be detected online and the corresponding data streams should be transferred without any delay by bypassing the complete router pipeline. Such temporally constant patterns exist for the duration of an application in multifunctional systems as well as temporally in manycore processor systems with distributed caches. Prioritization of suitable data streams will be applied to individual semi-static data streams between two functional units, as well as to repeating patterns of semi-static data streams. Traffic pattern detection is done locally by each router and only accounts the local routing decisions for all data streams of one router input. This allows local aggregation of several individual data streams with different destination addresses and virtual channel identifiers. If several consecutive routers prioritize the same aggregate, a direct point-to-point connection is set up. Depending on the actual traffic patterns this results in a combination of a packet-oriented and a circuit switched network-on-chip.The frequency of occurrence, duration and pattern of semi-static data streams do not only depend on the communication characteristics between functional blocks and their location, but also on the routing algorithm used. Therefore the effect of different deterministic and adaptive routing algorithms on these parameters needs to be evaluated. It is also intended to use adaptive routing algorithms to support the formation of aggregates of semi-static data streams. Adaptive and fault-tolerant routing algorithms will also be used to limit the effects of blocked networks links for non-prioritized data streams due to their exclusive use for semi-static data streams. Non-prioritized data streams need to be rerouted in such a way that prioritized connections can be sustained as long as possible. The network-on-chip architecture is dedicated for the use in ASIC designs as well as in partially reconfigurable FPGA designs. Performance, energy consumption and hardware requirements will be evaluated for both design alternatives. At the end of the project, the effectiveness of the network-on-chip architecture will be demonstrated by means of an FPGA-based test system.

Dieser Antrag behandelt die Entwicklung und Implementierung von Routing-Methoden und –Architekturen zur Priorisierung semi-statischer Datenströme in on-Chip Kommunikationsnetzwerken. Dazu wird ausgenutzt, dass konsekutive Pakete in semi-statischen Datenströmen in Routern zu identischen Routingentscheidungen führen, sodass Teile der Routing-Pipeline umgangen werden können. Dafür wurde eine Methode entwickelt, die eine adaptive Priorisierung von semi-statischen Datenströmen mittels Standardpfaden im Router ermöglicht. Diese Methode wurde auf Basis einer umfassenden Analyse kritischer Netzwerkzustände gefunden, die bei der Priorisierung semi-statischer Datenströme auftreten können. Während der Beschleunigung von Datenströmen wird proaktiv zu einem Ausgang geroutet. Die Methode ist deterministisch, nicht-spekulativ mit lokalen und autonomen Entscheidungen, behält die übliche Netzwerklast bei und führt dazu, dass nicht-priorisierte Verbindungen nicht benachteiligt werden. Im Netzwerk entstehen so virtuelle Punkt-zu-Punkt Verbindungen, die sich über mehrere Router erstrecken und auch überlappende Datenströme beschleunigen. Die Methode wurde in Simulationen verifiziert und verschiedenen Benchmarks unterzogen. Dazu wurde eine Simulationsumgebung entwickelt, die eine flexible Entwurfsraumexploration ermöglicht. Für synthetische Verkehrsmuster sind die Ergebnisse durchwachsen, da die Methode nicht immer eine Beschleunigung vorweisen kann. Für realistische Datenstrommuster zeigt die Methode in PARSEC-Benchmarks eine Beschleunigung des Netzwerks um 4,8% bis 12,2%. Dieses war zu erwarten, da nur diese Benchmarks die in NoCs typischen Muster mit semi-statischen Datenströmen aufweisen. Des Weiteren wurde auf Basis einer aktuellen Architektur eines Standard-NoC-Routers die entwickelte Methode implementiert. Die in Simulationen gemessenen Ergebnisse zur Performanz des Systems konnten mittels eines hier entwickelten FPGA-Benchmarksystems reproduziert werden. Dabei zeigte sich, dass die Mehrkosten für die Implementierung der Methode teilweise dadurch reduziert werden können, dass der Router bei kleineren Puffer-Tiefen eine höhere Performanz aufweist.