Erkennung und adaptive Priorisierung von semi-statischen Datenströmen und von Verkehrsstrommustern in Network-on-Chips

Das Ziel dieses Projektes ist die Konzeptionierung und Realisierung eines verkehrsstromadaptiven Network-on-Chips zur Reduktion der Kommunikationslatenz in komplexen Manycore-Systemen. Datenströme, welche für eine längere Zeit zwischen Kommunikationspartnern existieren, sollen unter vollständiger Umgehung der Verarbeitungsstufen der Router ohne Zeitverzögerung direkt weitergeleitet werden. Entsprechende Verkehrsstromszenarien treten sowohl in multifunktionalen Systemen für die Dauer einer Anwendung, als auch temporär in Manycore-Prozessorsystemen mit verteilten Caches auf. Eine priorisierte Weiterleitung entsprechender Datenströme ist sowohl für einzelne semi-statische Datenströme zwischen zwei Funktionseinheiten, als auch für sich wiederholende Muster mehrerer semi-statischer Datenströme vorgesehen. Die Erkennung von Verkehrsstrommustern wird dezentral auf der Ebene einzelner Router durchgeführt und ist nur von den jeweils lokal getroffenen Routingentscheidungen aller Datenströme eines Routereingangs abhängig. Dies ermöglicht die lokale Zusammenfassung mehrerer unabhängiger Datenströme mit unterschiedlichen Zieladressen und Virtual Channels zu einem Aggregat. Weist der einmal priorisierte Datenstrom bzw. das Aggregat von Datenströmen über mehrere Router hinweg die gleichen Eigenschaften auf, so entspricht die Zusammenschaltung der entsprechenden Router einer direkten Punkt-zu-Punkt Verbindung. Somit entsteht dynamisch eine Kommunikations-struktur, welche eine Kombination eines paketbasierten und eines verbindungsorientierten Network-on-Chip darstellt.Die Auftrittshäufigkeit und Auftrittsdauer sowie das Muster semi-statischer Datenströme hängen neben den eigentlichen Kommunikationsbeziehungen zwischen Funktionseinheiten und deren räumlichen Anordnung auch ganz wesentlich vom verwendeten Routingverfahren ab. Daher sollen die Auswirkungen unterschiedlicher deterministischer und adaptiver Routingverfahren hinsichtlich dieser Parameter evaluiert werden. Auch ist angestrebt, durch eine Verwendung adaptiver Routingverfahren eine Aggregatbildung semi-statischer Datenströme gezielt zu unterstützt. Um die Auswirkungen der durch semi-statische Datenströme blockierte Verbindungen auf den übrigen Netzwerkverkehr möglichst gering zu halten, ist ebenfalls eine Verwendung adaptiver und fehlertoleranter Routingverfahren für nicht priorisierte Datenströme vorgesehen. Das Ziel dabei ist eine möglichst weitgehende Umgehung der belegten Verbindungen, so dass ein frühzeitiger Abbau priorisierter Verbindungen vermieden werden kann. Als Realisierungsoptionen für die zu entwickelnde Network-on-Chip-Architektur sind sowohl Standardzellentechnologien als auch dynamisch rekonfigurierbare FPGAs vorgesehen. Energiebedarfsbetrachtungen, Performanz und Flächenbedarfsbetrachtungen sollen für beide Optionen erfolgen. Die Funktion und Effizienz der entwickelten Verfahren sollen zum Projektabschluss anhand eines FGPA-Demonstrators verdeutlicht werden.

Dieser Antrag behandelt die Entwicklung und Implementierung von Routing-Methoden und –Architekturen zur Priorisierung semi-statischer Datenströme in on-Chip Kommunikationsnetzwerken. Dazu wird ausgenutzt, dass konsekutive Pakete in semi-statischen Datenströmen in Routern zu identischen Routingentscheidungen führen, sodass Teile der Routing-Pipeline umgangen werden können. Dafür wurde eine Methode entwickelt, die eine adaptive Priorisierung von semi-statischen Datenströmen mittels Standardpfaden im Router ermöglicht. Diese Methode wurde auf Basis einer umfassenden Analyse kritischer Netzwerkzustände gefunden, die bei der Priorisierung semi-statischer Datenströme auftreten können. Während der Beschleunigung von Datenströmen wird proaktiv zu einem Ausgang geroutet. Die Methode ist deterministisch, nicht-spekulativ mit lokalen und autonomen Entscheidungen, behält die übliche Netzwerklast bei und führt dazu, dass nicht-priorisierte Verbindungen nicht benachteiligt werden. Im Netzwerk entstehen so virtuelle Punkt-zu-Punkt Verbindungen, die sich über mehrere Router erstrecken und auch überlappende Datenströme beschleunigen. Die Methode wurde in Simulationen verifiziert und verschiedenen Benchmarks unterzogen. Dazu wurde eine Simulationsumgebung entwickelt, die eine flexible Entwurfsraumexploration ermöglicht. Für synthetische Verkehrsmuster sind die Ergebnisse durchwachsen, da die Methode nicht immer eine Beschleunigung vorweisen kann. Für realistische Datenstrommuster zeigt die Methode in PARSEC-Benchmarks eine Beschleunigung des Netzwerks um 4,8% bis 12,2%. Dieses war zu erwarten, da nur diese Benchmarks die in NoCs typischen Muster mit semi-statischen Datenströmen aufweisen. Des Weiteren wurde auf Basis einer aktuellen Architektur eines Standard-NoC-Routers die entwickelte Methode implementiert. Die in Simulationen gemessenen Ergebnisse zur Performanz des Systems konnten mittels eines hier entwickelten FPGA-Benchmarksystems reproduziert werden. Dabei zeigte sich, dass die Mehrkosten für die Implementierung der Methode teilweise dadurch reduziert werden können, dass der Router bei kleineren Puffer-Tiefen eine höhere Performanz aufweist.